智力竞赛抢答器逻辑电路设计,用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路1. 抢答组数为

智力竞赛抢答器逻辑电路设计,用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路1. 抢答组数为4组. 2. 抢答器应具有互锁功能,某组抢答后能自动封锁其他各组进行抢答. 3. 计数、显示电路.每组有三位十进制计分显示电路,能进行加/减计分. 4. 定时及音响. 必答时,启动定时灯亮,以示开始,当时间到要发出单音调“嘟”声,并熄灭指示灯. 抢答时,当抢答开始后,指示灯应闪亮.当有某组抢答时,指