如上
网友回答
8-5 在不改变原代码功能的条件下用两种方法改写例 8-2 ，使其输出的控制信号(ALE、START、OE、LOCK) 没有毛刺。方法 1：将输出信号锁存后输出；方法 2：使用状态码直接输出型状态机，并比较这三种状态机的特点。
-- 解："【例 8-2】根据图 8-6 状态图，采用 Moore 型状态机，设计 ADC0809 采样控制器" 方法 1( 将输出控制
信号锁存后输出)的 VHDL 程序代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ADCINT IS
PORT(D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); --来自 0809 转换好的 8 位数据
CLK: IN STD_LOGIC; --状态机工作时钟
EOC: IN STD_LOGIC; --转换状态指示，低电平表示正在转换
ALE: OUT STD_LOGIC; --8 个模拟信号通道地址锁存信号
START: OUT STD_LOGIC; --转换开始信号
OE: OUT STD_LOGIC; --数据输出三态控制信号
ADDA: OUT STD_LOGIC; --信号通道最低位控制信号
LOCK0: OUT STD_LOGIC; --观察数据锁存时钟
Q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --8 位数据输出
[附件:]1442.pdf
售价：
70金币
如何获得金币？