急：vhdl语言编的移位寄存器编译出现错误程序如下：library IEEE;use IEEE.stdlogic1164.all;use IEEE.stdlogicarith.all;use work.cpulib.all;entity shift isport ( a :in bit16; sel :in tshift ; y :out bit16);end shift;architecture rtl of shift isbeginshftproc:process(a,sel)begincase sel iswhen shftpass =>y y y y y y
网友回答
【答案】 你的常量前边都没有定义啊
要在前边加上
CONSTANT sftl : std_logic_vector(2 DOWNTO 0) := 000;
同样 sftr等常量也要如上定义