VHDL语言中信号定义的位置是()。

发布时间:2021-04-07 06:51:04

题目类型:[单选] VHDL语言中信号定义的位置是()。
A、实体中任何位置
B、实体中特定位置
C、结构体中任何位置
D、结构体中特定位置

网友回答

参考答案: D
试题难度:★★☆
参考解析: 暂无解析
以上问题属网友观点,不代表本站立场,仅供参考!