【主从jk触发器】...?2、主从JK触发器的输出状态是在时钟脉冲CP发生变化。

发布时间：2021-03-18 23:45:04

两道数字电子技术题 （加急）1、一个3输入表决电路,只有3个输入都为0,输出才为1,则该电路的逻辑关系是什么？ 2、主从JK触发器的输出状态是在时钟脉冲CP_____发生变化。

网友回答

【答案】 与非门电路 下降沿到来时
以上问题属网友观点，不代表本站立场，仅供参考！